简单聊一下锁相环小数分频原理

相比较整数分频锁相环，小数分频锁相环有频率分辨率高、相噪噪声优异等优势，在通信、雷达、卫星导航等领域有着广泛应用。锁相环小数分频原理主要涉及通过改变分频比来精确控制输出信号的频率，其中分频比可以是小数，下面是具体介绍。

锁相环小数分频原理一、基本组成

1、参考晶振：提供稳定的参考频率信号。

2、R分频器：对参考频率信号进行分频，得到鉴相频率信号。

3、鉴相器(PD, Phase Detector)：比较输入信号(通常是经过R分频后的参考信号)与压控振荡器(VCO)输出信号经过N分频后的信号之间的相位差，并输出一个与相位差成正比的误差电压或电流信号。

4、环路滤波器(LF, Loop Filter)：将鉴相器输出的误差信号进行滤波处理，以去除高频噪声和干扰，并转换为适合控制VCO的电压信号。

5、压控振荡器(VCO, Voltage Controlled Oscillator)：根据环路滤波器输出的电压信号调整其输出信号的频率，以减小与输入信号之间的相位差。

6、N分频器：对VCO的输出信号进行分频，分频比N可以是整数或小数。当N为小数时，即实现小数分频。

锁相环小数分频原理二、小数分频的实现原理

锁相环小数分频原理的实现关键在于N分频器能够处理小数分频比。小数分频比N通常可以表示为：

[ N = N_{\text{INT}} + \frac{F_{\text{num}}}{F_{\text{den}}} ]

其中，( N_{\text{INT}} ) 是N的整数部分，( F_{\text{num}} ) 是分子，( F_{\text{den}} ) 是分母。小数分频的实现并不是在每个分频周期都精确地按照小数分频比进行，而是在多个分频周期中通过某种算法平均实现小数分频比。

小数分频的一种常见实现方法是采用累加器和脉冲吞噬(或脉冲插入)技术。具体来说，累加器在每个分频周期内对某个值进行累加，当累加值达到一定阈值时，通过吞掉(或插入)一个脉冲来调整分频比，从而在长时间平均意义上实现小数分频。

锁相环小数分频原理是通过改变分频比N(包括整数部分和小数部分)来精确控制输出信号的频率。小数分频的实现依赖于累加器和脉冲吞噬(或脉冲插入)技术，并在多个分频周期中平均实现小数分频比。小数分频锁相环具有频率分辨率高、相噪噪声优异、锁定快速和性能稳定等优点，在多个领域有着广泛的应用。

888集团国产锁相环芯片